martes, 23 de julio de 2013

 T.P N° 3

"Formas Canónicas"
1_ Por un puente ferroviario que circula 3 lineas de ferrocarril. Por razones de seguridad dado que el puente es angosto se debe impedir que circule dos formaciones adyacentes. Para eso se va instalado en el carril central una señal de detención  diseñar un circuito lógico que enmienda la señal cuando la vituracion lo requiera.
   
Min=1   Max=0                           
    






                                                            
    Fmax= (A+B+C).(A+B+C*).(A+B*+C).(A*+B+C).(A*+B+C*) 
                                                                                                                  Fmax= π3 0,1,2,4,5
                                                    
2_ Para las siguientes tablas dar la funcion por miniterminos y maxternos dibujar los circuitos.
                                                                                                                              
A_
      


         
 B_ 
       

     
 
Fmin= A*.B*+A.B* Fmax= (A+B).    (A*+B*)
           Fmin= Σ2 1,2 Fmax= π2 0,3



3_ Construir un circuito digital comprobar 2 números de un BIT (AyB) con 3 salidas para A=B , A>B, A<B. Iniciará con un 1 cuando la condición se cumpla.



   
4_ Construir un circuito como una compuerta O exclusiva de 2 entradas utilizando 2 puntos
A_ Solamente compuerta AND
B_ Solamente compuerta NOR
 


    
           
           
         


 
      

   

       
       
       
       
       
       
       
       
                                                                                                             
    
        
               
             
                
             
            
                
             
             
             
             
             
             
             
             
                                                           
                                 
 
             
             
 




 

Publicado por en No hay comentarios:

jueves, 23 de mayo de 2013

T.P N° 2 "Compuertas"



                                                                    T.P N° 2
     "Compuertas"   

1_  Para las compuertas AND, OR y EXOR de 2, 3 y 4 entradas las funcion y el símbolo y la tabla de verdad.
2_ Para el inversor  la funcion, el símbolo y la tabla de verdad.
3_ Pasar el siguiente circuito indicar el valor de la variable A en cada punto.
                 
                                                                                                   
4_ Los siguientes trenes de pulsos están referidos a las compuertas AND, OR y EXOR de 3 entradas dibujar los trenes de pulsos o las salidas de cada una de ellas.
5_ Para las compuertas NAND, NOR y EXNOR de 3 entradas da la funcion el símbolo y la tabla de verdad. 
6_ Para el siguiente circuito obtener la funcion y la tabla de verdad.
                                                
7_ Para los siguientes circuitos obtener la función y la tabla de verdad.
8_ Construir una funcion Or de 5 entradas utilizando solamente compuertas OR de 2 entradas.
9_ Para las siguientes funciones dar la tabla de verdad y el circuito.
    A_  F=A*B*+A.B         B_   F= AB**(+).C            C_   F= A*BCD*+AB**CD+ABCD                                          

 10_  Verificar mediante tablas de verdad las leyes de morgan. Dibujar los circuitos 

                                   
                                      A_  A+B**=A*.B*         B_  A.B**= A*+B* 
11_ Completar las siguientes identidades verificar mediante. Tabla de verdad. 
     
                                                       A_  A+A=                F_  A.A=
                                                       B_  A+A*=              G_  A.A*=
                                                       C_  A+A**=            H_  A.A**=
                                                       D_  A+0=                 I_   A.0=
                                                       E_  A+1=                J_   A.1=

12_ Buscar el pinout de todos los circuitos integrados de las familias CMOS y TTL que tengan solamente compuertas e inversores    

         Respuestas

1Y5_

 AND












Tabla de verdad
ABS
000
010
100
111

Función
S=A*B

AND 3 ENTRADAS

Símbolo












Tabla de verdad
ABCS
0000
0010
0100
0110
1000
1010
1100
1111

Funcion
S=A*B*C

AND 4 ENTRADAS

Simbolo












Tabla de verdad
ABCDS
00000
00010
00100
00110
01000
01010
01100
01110
10000
10010
10100
10110
11000
11010
11100
11111

Funcion
S=A*B*C*D
NAND

 NAND 3 ENTRADAS

Simbolo












Tabla de verdad
ABCS
0001
0011
0101
0111
1001
1011
1101
1110

Funcion
Ŝ=A*B*C
OR

OR 2 ENTRADAS

Simbolo












Tabla de verdad
ABS
000
011
101
111

Funcion

S=A+B

OR 3 ENTRADAS

Simbolo












Tabla de verdad
ABCS
0000
0011
0101
0111
1001
1011
1101
1111

Funcion
S=A+B+C

OR 4 ENTRADAS

Simbolo












Tabla de verdad
ABCDS
00000
00011
00101
00111
01001
01011
01101
01111
10001
10011
10101
10111
11001
11011
11101
11111

Funcion
S=A+B+C+D
NOR

NOR 3 ENTRADAS
Simbolo












Tabla de verdad
ABCS
0001
0010
0100
0110
1000
1010
1100
1110

Funcion

Ŝ=A+B+C
XOR


XOR DE 2 ENTRADAS.


Simbolo














Tabla de verdad
ABS
000
011
101
110

Funcion
S=A(+)B


XOR DE 3 ENTRADAS
Simbolo












Tabla de verdad
ABCS
0000
0011
0101
0110
1001
1010
1100
1111


Funcion
S=A(+)B(+)C  

EXOR 4 ENTRADAS
Simbolo












Tabla de verdad
ABCDS
00000
00011
00101
00110
01001
01010
01100
01111
10001
10010
10100
10110
11000
11011
11101
11110

Funcion
S=A(+)B(+)C (+)D
XNOR

XNOR 3 ENTRADAS
Simbolo












Tabla de verdad
ABCS
0001
0010
0100
0111
1000
1011
1101
1110

Funcion 
Ŝ=A(+)B(+)C 

2_

Simbolo












Tabla de verdad
AS
01
10

Funcion
Ŝ=A 

4_ 
                                                    

6_  
         



A
B
A
B
'A*B
AA*'B
'A*B + A*'B
0
0
1
1
0
0
0
0
1
1
0
1
0
1
1
0
0
1
0
1
1
1
1
0
0
0
0
0


7_

A
B
'A
'B
'A*'B
A*B
'A*'B + A*B
0
0
1
1
1
0
1
0
1
1
0
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
1
1

A
B
C
A(+)B
A*C
[A(+)B] + [A*C]
0
0
0
1
0
1
0
0
1
1
0
1
0
1
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
0
1
0
1
0
1
1
1
1
0
1
0
1
1
1
1
1
1
1

A
B
C
 “A*B”
“A*B” + C
0
0
0
1
1
0
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
0
0
1
1
1
0
1


A
B
C
D
'A
'B
'C
'D
A*B*C*D
'A*B*'C*D
'A*'B*'C*'D
A*B*C*D + 'A*B*'C*D + 'A*'B*'C*'D
0
0
0
0
1
1
1
1
0
0
1
1
0
0
0
1
1
1
1
0
0
0
0
0
0
0
1
0
1
1
0
1
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
1
0
0
1
0
1
1
0
0
0
0
0
1
0
1
1
0
1
0
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
1
0
0
0
0
1
1
1
0
0
0
0
1
0
0
1
0
1
1
0
0
0
0
0
1
0
1
0
0
1
0
1
0
0
0
0
1
0
1
1
0
1
0
0
0
0
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
1
0
1
0
0
1
0
0
0
0
0
1
1
1
0
0
0
0
1
0
0
0
0
1
1
1
1
0
0
0
0
1
0
0
1

8_ 

9_
A_
A
B
'A
'B
'A*'B
A*B
'A*'B + A*B
0
0
1
1
1
0
1
0
1
1
0
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
1
1

B_

A
B
C
'A
'B
“A*B”
“A*B” (+) C
0
0
0
1
1
1
1
0
0
1
1
1
1
0
0
1
0
1
0
0
0
0
1
1
1
0
0
1
1
0
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
0
0
0
1
1
1
0
0
0
0

C_
A
B
C
'A
“A*B”
“A*B” + A
[“A*B” + A] + C
0
0
0
1
1
1
1
0
0
1
1
1
1
1
0
1
0
1
0
1
1
0
1
1
1
0
1
1
1
0
0
0
1
1
1
1
0
1
0
1
1
1
1
1
0
0
0
0
0
1
1
1
0
0
0
1

 D_
A
B
C
D
'A
'B
'C
'D
'A*B*C*'D
'A*'B*C*D
A*B*C*D
'A*B*C*'D + 'A*'B*C*D + A*B*C*D
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
1
0
1
1
0
1
0
0
0
0
0
0
1
1
1
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
0
0
0
1
0
1
1
0
1
0
0
0
0
0
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
1
1
0
0
0
0
0
0
0
1
0
0
0
0
1
1
1
0
0
0
0
1
0
0
1
0
1
1
0
0
0
0
0
1
0
1
0
0
1
0
1
0
0
0
0
1
0
1
1
0
1
0
0
0
0
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
1
0
1
0
0
1
0
0
0
0
0
1
1
1
0
0
0
0
1
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1

10_
           "A+B" = 'A * 'B                             
A
B
'A
'B
"A+B"
'A*'B
0
0
1
1
1
1
0
1
1
0
0
0
1
0
0
1
0
0
1
1
0
0
0
0
"A*B"= 'A + 'B

A
B
'A
'B
"A*B
'A+'B
0
0
1
1
1
1
0
1
1
0
1
1
1
0
0
1
11
1
1
0
0
0
0

11_
           A) F = A + A 
A
A + A
0
0
1
1

B) F = A + 'A

A
A + 'A
0
1
11

C) F = "A + A"
A
"A+A"
0
1
1
0

D) F = A + 0

A
A + 0
0
0
1
1

E) F = A + 1

A
A + 1
0
1
1
1

F) F = A * A

A
A * A
0
0
1
1

G) F = A * 'A

A
A * 'A
0
0
10

H) F = "A*A"

A
"A*A"
0
1
10

I) F = A * 0
A
A * 0
0
0
10

J) F = A * 1
A
A * 1
0
0
1
1


12_   
              CMOS:

Quad 2-input gates
  • 4001 quad 2-input NOR
  • 4011 quad 2-input NAND
  • 4030 quad 2-input EX-OR (now obsolete)
  • 4070 quad 2-input EX-OR
  • 4071 quad 2-input OR
  • 4077 quad 2-input EX-NOR
  • 4081 quad 2-input AND



Triple 3-input gates

  • 4023 triple 3-input NAND
  • 4025 triple 3-input NOR
  • 4073 triple 3-input AND
  • 4075 triple 3-input OR

Dual 4-input gates

  • 4002 dual 4-input NOR
  • 4012 dual 4-input NAND
  • 4072 dual 4-input OR
  • 4082 dual 4-input AND


TTL:

Quad 2-input gates

  • 7400 quad 2-input NAND
  • 7403 quad 2-input NAND with open collector outputs
  • 7408 quad 2-input AND
  • 7409 quad 2-input AND with open collector outputs
  • 7432 quad 2-input OR
  • 7486 quad 2-input EX-OR
  • 74132 quad 2-input NAND with Schmitt trigger inputs

Triple 3-input gates

  • 7410 triple 3-input NAND
  • 7411 triple 3-input AND
  • 7412 triple 3-input NAND with open collector outputs
  • 7427 triple 3-input NOR

Dual 4-input gates

  • 7420 dual 4-input NAND
  • 7421 dual 4-input AND





Publicado por en No hay comentarios:
Suscribirse a: Entradas (Atom)